# (B) 日本国特許庁 (JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭59—35421

Int. Cl.<sup>3</sup>H 01 L 21/20529/74

識別記号

庁内整理番号 7739—5 F 7738—5 F 砂公開 昭和59年(1984) 2月27日

発明の数 1 審査請求 未請求

(全 3 頁)

### 幼半導体装置の製造方法

②特 願 昭57-145498

②出 願 昭57(1982)8月24日

⑩発 明 者 横田悦男

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑫発 明 者 開俊一

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑫発 明 者 米沢敏夫

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑩発 明 者 岩渕真三郎

川崎市幸区堀川町72東京芝浦電

**気株式会社堀川町工場内** 

の出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 諸田英二

明 細 警

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
  - 1 半導体基板の表面に不純物拡散層を形成した後、該不純物拡散層の表面を機械的かつ化学的に鏡面研磨して所要厚さたけを取り除き、鏡面研磨後の該不純物拡散層の上にエピタキシャル法によって所定厚さのエピタキシャル層を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 3. 発明の詳細を説明

#### 〔発明の技術分野〕

この発明は半導体装置の製造方法に関するものであり、 特に大電力用サイリスタ等に好適な製造 方法に関するものである。

#### 〔発明の技術的智景〕

バイボーラ素予用の半導体ウェハとしては、一般にエピタキシャルウェハが用いられるが、現在 のエピタキシャル技術ではエピタキシャル眉を完

### 〔背景技術の問題点〕

以下には、パイポーラICや小電力用トランジスタ等の製造に用いられているエピタキシャルウェハの製造方法の概要とそれに存する問題点とについて説明する。

従来、エピタキシャルウェハは次のようた方法

で製造されている。まず、CZ法若しくはFZ法等で所定の導電型の半導体ウェハを製作し、この半導体ウェハを製作している。なず体ウェハを製作している。 はドナー不純物を脱拡散法によってドーブとではいる。次に、この不純物を脱拡散法によってドーブが拡散を応いる。次に、この不純物では、一次では、塩酸等によって、放散でした。 の要した後、純水を流下しつの清浄な布で表面では、が、で、この清浄にの理後、不純物拡散層の表面によってという。 キシャル取長によって単結晶のエピタキシャル層を成長させている。

しかしながら、前記の如き従来方法においては、 どんなに表面スクラピングを丁寧に行っても、清 浄化処理後のウェハ表面に数個程度の微量の残査 が残り、この残骸が次のエピタキシャル工程でマ ウンド等の欠陥をエピタキシャル暦に発生させる 原因となるため、従来方法では全く無欠陥のエピ タキシャルウェハを製造することはほとんど不可 能であった。

従って、従来の方法で製造されたエピタキシャ

とを見出し、これにより従来技術の問題点を完全に 解決できることを確認した。

### [発明の実施例]

ミラー指数(111)、抵抗率150~200ΩcmのN形シリコンウエハを、総水、塩酸、過酸化水素の混合液で洗浄した後、1100℃の乾燥酸紫中で30分間酸化して表面に厚さ.950ÅのS102膜を形成した。

ルウェハには必ず欠陥が存在する以上、一枚のウェハを一個の素子として使用する大電力用サイリスタにはエピタキシャルウェハを使用することができず、かかる大電力用サイリスタは専ら金拡散法や拡散合金法によって製造されていた。

### 〔発明の目的〕

この発明の目的は、前記従来方法における問題点を解決して、無欠陥のエピタキシャルウエハを 得、これを用いて改良された半導体装置製造方法 を提供することであり、この発明の他の目的は、大電力用サイリスタをエピタキシャルウエハによって製造することのできる半導体装置製造方法を 提供することである。

#### [発明の概要]

本発明者らは、無欠陥のエピタキシャル層を有 するエピタキシャルウェハを得るために種々の試 みを行った結果、不純物拡散層の形成後、該拡散 層表面を機械的かつ化学的な錬面研磨によって 5 μπ 厚程度除去した後にエピタキシャル成長をさ せると、無欠陥のエピタキシャル層が得られるこ

次に前記のようにしてりん拡散層を露出させた ウェハの表面を硅酸パウダーを用いて機械的かつ 化学的に鏡面研磨してりん拡散層の表面を5 μm 取り映き、鏡面研磨級のウェハ表面にエピタキシャル成長により厚さ40 μm、比抵抗 0.1 Ωcm の N 形単結晶のエピタキシャル層を形成した。

以上の如き本発明における方法により100枚のエピタキシャルウェハを製作するとともに、前記従来方法(すなわち洗浄後に清浄布により表面スクラピングを行う方法)によって同一シリコンウェハを用いて同数のエピタキシャルウェハを製作し、この二種類のエピタキシャルウェハについてそれぞれのマウンド発生率を調査した。

添付図面は本発明における方法により製造されたエピタキシャルウェハのマウンド発生率(ウェハ1枚当りのマウンド発生数)と、従来方法により製造されたエピタキシャルウェハのマウンド発生率と比較表示したものであり、同図において左側の棒グラフは従来方法によるものであり、右側の棒グラフは本発明における方法によるものであ

### 特開昭59-35421(3)

る。 ( それぞれの棒グラフにおいて、 横軸はマウ 縦 ンド発生数、 疑軸はウエハ枚数である。 )

同図から明らかなように、本発明における方法によって製造されたエピタキシャルウェハは、マウンドのたいものが100枚のうち80枚にも達し、またマウンド発生数が1個のウェハは15枚であるのに対して、従来方法のウェハではマウンドのないものはわずかに一枚のみであり、マウンド発生数5であるものが全体の40%にも達している。

上記エピタキシャルウエハに、常法によりベース拡散、エミッタ拡散、次いで電極形成を行いサイリスタ素子を製作したところ、従来方法のエピタキシャルウエハでは1つも良品サイリスタ素子が得られなかったが、本発明におけるエピタキシャルウエハではサイリスタ製造プロセス良品率は約50 まであり、本提案方法が極めて有効であるととがわかった。

### [発明の効果]

以上の結果から、本発明方法によれば、無欠陥 のエピタキシャルウエハを製造することができ、 従って大電力用サイリスタをエピタキシャルウェ ハによって製作することが可能となると同時に、 その他のバイポーラ素子においても歩留向上が実 現されることも明らかである。

## 4. 図面の簡単な説明

派付図面は本発明における方法により製造されたエピタ中シャルウェハの一枚当りマウント発生数と、 従来方法により製造されたエピタキシャルウェハの一枚当りマウント発生数とを比較表示したグラフである。

特許出願人 東京芝浦電気株式会社 代理人 弁理士 諸田 英二

